Фокус на центрах обработки данных с расширенными векторными возможностями
Документ PMC раскрывает акцент Zen 6 на рабочих нагрузках центров обработки данных, с полношириной реализацией AVX-512, поддерживающей форматы данных FP64, FP32, FP16 и BF16. Архитектура обеспечивает устойчивую 512-битную пропускную способность, достаточно высокую для требования объединенных счетчиков производительности для точного измерения. Дополнительные расширения набора инструкций включают AVX-512 FP16, AVX_NE_CONVERT, AVX_IFMA и AVX_VNNI_INT8.
Процессоры AMD EPYC Venice, запуск которых ожидается во второй половине 2026 года, будут оснащены до 256 ядер и 512 потоков, изготовленных по 2-нм технологии N2 компании TSMC. Компания ранее заявляла, что Venice обеспечит до 70 % больше производительности по сравнению с текущими процессорами EPYC Turin на основе Zen 5.
Поддержка компилятора перед запуском
Одновременно с выпуском аппаратной документации поддержка компилятора AMD Zen 6 была интегрирована в ветку разработки GCC 16. Патч "znver6" обеспечивает оптимизированную генерацию кода специально для новой архитектуры, включая настроенный выбор и планирование инструкций. GCC 16.1, ожидаемый в период с марта по апрель 2026 года, предоставит разработчикам несколько месяцев упреждающего времени до запуска процессора.
Ранняя интеграция компилятора представляет собой стратегический сдвиг для AMD, которая столкнулась с задержками в поддержке инструментальных средств в более ранних поколениях Zen. Для серверных клиентов и клиентов высокопроизводительных вычислений, которые компилируют специализированные кодовые базы, опережающая поддержка обеспечивает более быстрое внедрение и лучшую производительность с первого дня.
Дополнительная информация к публикации в PDF файле
Документ AMD "Performance Monitor Counters for AMD Family 1Ah Model 50h-57h Processors" описывает счётчики производительности (PMC) для процессоров Zen 6 архитектуры. Это официальная техническая спецификация, опубликованная 12 декабря 2025 года (rev. 1.00), которая раскрывает детали микроархитектуры через интерфейсы мониторинга.
Основное назначение
Документ предназначен для разработчиков и оптимизаторов ПО, предоставляя инструкции по использованию RDPMC для анализа производительности ядер, L3-кэша и UMC (Unified Memory Controller). Он включает формулы для расчёта ключевых метрик, таких как пропускная способность конвейера, промахи кэша и утилизация ресурсов.
Ключевые разделыCore PMC (раздел 1.5): Счётчики для FP-операций (AVX-512 с BF16/FP16/FP32/FP64), нагрузок/хранилищ (LS), кэша инструкций, ветвлений, DE/EX/L2 событий. Поддержка MergeEvent для событий с инкрементом >15.
Анализ конвейера (1.3): Метрики для 8-wide dispatch (до 8 инструкций/цикл), frontend/backend stalls, SMT-конкуренцию, retiring ops.
L3 и UMC PMC: События для кэша L3 и памяти, включая задержки промахов.
Связь с Zen 6Это первая публичная документация Zen 6 (EPYC Venice на 2nm), подтверждающая 8-wide дизайн, 6 integer-планеров (vs 1 в Zen 5), полную AVX-512 и фокус на дата-центр/HPC.
Ранний релиз даёт разработчикам время на оптимизацию к запуску в 2026 году.
Performance Monitor Counters
for AMD Family 1Ah Model 50h57h Processors (PDF)
Комментариев нет:
Отправить комментарий