Synopsys и TSMC расширили сотрудничество в области проектирования чипов для ИИ и высокопроизводительных вычислений. Компании сертифицировали цифровые и аналоговые EDA-потоки Synopsys для техпроцесса TSMC A14, развивают агентные ИИ-инструменты для автоматизации инженерных задач и расширяют возможности проектирования многокристальных систем в передовой корпусировке CoWoS.
Партнёрство объединяет инструменты автоматизации проектирования Synopsys с передовыми техпроцессами и технологиями упаковки TSMC. В частности, Synopsys сообщила о ключевых этапах подготовки и tape-out IP-блоков для процесса N2P: PCIe 7.0, HBM4, LPDDR6/5X/5, PHY для Ethernet 224G, UCIe, OTP и средств мониторинга технологических, напряженческих и температурных параметров. Отдельно компания завершила tape-out 64G UCIe IP на техпроцессах TSMC 2 нм и 3 нм.
Для многокристальных ИИ-систем Synopsys развивает в 3DIC Compiler совместное проектирование и моделирование интегрированных регуляторов напряжения для упаковки TSMC CoWoS. Это должно помочь анализировать питание и целостность питания на уровне всей многокристальной сборки, а не отдельных кристаллов.
Компании также продолжают работу над поддержкой co-packaged optics — совместной упаковки фотонных и электронных компонентов — на базе технологии TSMC-COUPE. Заявленный поток проектирования объединяет фотонное и электронное co-design, реализацию 3DIC, мультифизический анализ и оптимизацию. Цель — снизить ограничения электрических межсоединений при передаче данных между ИИ-ускорителями и сетевой инфраструктурой, где растут требования одновременно к пропускной способности, задержке и энергопотреблению.
Важные смысловые уточнения
A14-сертификация означает готовность и валидацию EDA-методологии — от реализации проекта до signoff-проверок. Это не означает, что A14 уже массово используется заказчиками для выпуска чипов.
Агентный ИИ применяется не как автономный «создатель чипа», а как помощник в инженерных потоках: для анализа, оптимизации маршрутизации, улучшения тайминга и автоматизации floorplan многокристальных систем.
Tape-out IP — это важная, но ограниченная веха: проект IP-блока передан на изготовление тестовых кремниевых образцов. Это не равнозначно запуску массового продукта с таким интерфейсом.
COUPE и CoWoS решают разные задачи. CoWoS — семейство технологий передовой упаковки для объединения логических кристаллов, HBM-памяти и интерпозеров; COUPE ориентирована на интеграцию оптических компонентов рядом с электроникой для высокоскоростных соединений.
Комментариев нет:
Отправить комментарий